亚洲国产区中文,国产精品91高清,亚洲精品中文字幕久久久久,亚洲欧美另类久久久精品能播放

技術(shù)特點

  原生四核心的Nehalem微架構(gòu)

集成北橋

全部型號的微處理器核心都集成了存儲器控制器，一般支持雙通道DDR3 SDRAM，消費級產(chǎn)品最高支持三通道DDR3 SDRAM，而服務(wù)器平臺則可以支持四通道DDR3 SDRAM；除此以外還處理器核心還集成了PCI Express 2.0控制器。

直連式總線

從Nehalem微架構(gòu)開始，Intel改用QPI/DMI直連式總線，放棄了傳統(tǒng)的FSB。首發(fā)的Core i7使用了新的“Quick Path Interconnect”直連式總線，與AMD的HyperTransport相似。

相比FSB，每一個處理器都可以有獨立的QPI通道與其他處理器連接，處理器之間不用再共享FSB帶寬，并繞路到北橋才能通信。此外，QPI是雙向傳輸 。

后來發(fā)布的Core i5、i3，處理器內(nèi)部仍使用QPI，但與外部芯片組連接則使用與QPI類似但較QPI的帶寬小的DMI（Direct Media Interface）總線。

隨著FSB的‘卸任’，一般意義上的‘外頻’概念由‘基準(zhǔn)時鐘頻率’（BLCK）所替換。

模塊化的多核心設(shè)計

處理器采用模塊化設(shè)計 。例如核心、存儲器控制器、以至輸入輸出接口控制器，都能夠以不同的數(shù)量配搭，而且都能做到原生多核心設(shè)計。這樣使得Nehalem架構(gòu)的處理器產(chǎn)品線可以做成雙核心、四核心、六核心乃至八核心、十核心（僅見于Xeon E7） ，可以使到產(chǎn)品更容易針對不同市場。與AMD K10微架構(gòu)類似，每一個模塊都可以有獨立的電壓和獨立的時鐘頻率，讓處理器在不同負(fù)載水平的性能最大化的同時更省電。

二級分支預(yù)測器和新的轉(zhuǎn)譯后備緩沖器（Translation Lookaside Buffer，TLB）。

超線程

超線程技術(shù)回歸：部分處理器型號支持超線程的技術(shù)。消費級市場發(fā)售的最高六核心，十二線程，企業(yè)級的更達(dá)到八核心，十六線程甚至到后期的十核心，二十線程。不僅多線程處理能力加強，Intel認(rèn)為該技術(shù)還能最多提升處理器30%的性能。

緩存

多級緩存：每核心64KB的L1緩存（32KB指令緩存+32KB數(shù)據(jù)緩存）；每核心256KB的L2緩存，雖容量大小較Core微架構(gòu)的小但擁有更低的讀寫延遲值；與AMD K10一樣，Intel Nehalem微架構(gòu)的處理器都內(nèi)置L3緩存，每一個處理器共享最小4MB至最大12MB（企業(yè)級處理器更達(dá)到30MB）。

性能、電源管理

性能動態(tài)調(diào)節(jié)和電源管理：中高級型號的處理器會支持Turbo Boost動態(tài)時鐘頻率調(diào)整技術(shù)，倘若有程序使用較多的處理器負(fù)載，處理器的頻率可以按步驟提升，此外，可以自動往上提升倍頻 該功能基本不需要操作系統(tǒng)的支持，完全由硬件監(jiān)控 。除了時鐘頻率管理，電源管理方面引入Power Gates技術(shù)，核心閑置的時候可被關(guān)閉。對比上一代的Core架構(gòu)，的核心電阻可以被關(guān)閉，電流可以完全不通過核心。各個處理器核心可運作于不同的頻率和電壓 。Turbo Boost及Power Gates功能都是由一個單元提供，占去大約一百萬個晶體管 。而AMD K10及后來的改進(jìn)版K10.5，核心必須手動才能關(guān)閉。

指令集

指令集更新：SIMD指令SSE4的版本會提升為SSE 4.2，SSE4.2在SSE4.1（于Core架構(gòu)上）的基礎(chǔ)上新增了7條指令 ；引入第二代Intel虛擬化技術(shù)，支持EPT（Extended Page Table，擴展標(biāo)簽頁表）、VPIDs（virtual processor identifiers，虛擬處理器標(biāo)識）以及非屏蔽中斷窗口退出（non-maskable interrupt-window exiting）。 Intel Nehalem架構(gòu)的原子操作延時降低了50%，在試圖限制原子的開銷上。

搭配芯片組

芯片組方面，Intel推出了5系列芯片組與之搭配，桌面平臺有P5X、H5X、X5X等系列型號，其中P5X、H5X系列型號采用LGA1156插座，X5X采用LGA1366插座。代號Bloomfield的Core i7和后期第二批的Intel X58芯片組（允許更變倍頻）的組合再次提升Intel平臺的超頻極限。核心代號Lynnfield的Core i5所使用的芯片組，更名為“PCH”（Platform Controller Hub，PCH，集成了一部分北橋和整個南橋），替換以往分離的北橋芯片和南橋芯片，成為單片機組。 早期，處理器核心的電壓與系統(tǒng)存儲器同步。此前，Intel官方表示首批處理器產(chǎn)品會支持DDR3-800和DDR3-1066規(guī)格的存儲器。對于DDR3-1333，由于處理器只可以接受較低的電壓水平（限制在1.65V或以下），高速的存儲器意味著需要較高的電壓，所以此規(guī)格的官方支持仍然存在疑問 。后來第二批X58芯片組主機版上，處理器核心電壓與系統(tǒng)存儲器電壓可以實現(xiàn)異步，方便用家超頻 。另外，原先只有XE版本處理器可以調(diào)整存儲器頻率。后來Intel修改為所有上市的Core i7處理器，均可以修改存儲器和QPI總線的頻率 。

性能和能耗之改進(jìn)

盡管核心面積比Core架構(gòu)要大不少，性能較Core架構(gòu)系列則仍大幅提升，并沒有令市場期望失望。

與Core架構(gòu)的45納米制程版本Core相比，Nehalem架構(gòu)：

在相同的能耗下比Core架構(gòu)的單線程性能高出10%至100%；

同樣的性能下的能耗平均比Core架構(gòu)的低30%；

每核心每時鐘周期的性能平均比上代架構(gòu)高12%至20%。

核心及其步進(jìn)

極致性能級別的處理器無倍頻限制；

全部微處理器使用133MHz的基準(zhǔn)時鐘頻率。

處理器列表

繼任微架構(gòu)

Intel遵循Tick-Tock策略，于2011年第一季度發(fā)布了Intel Sandy Bridge微架構(gòu)，正式替換Intel Nehalem微架構(gòu)以及其制程改進(jìn)版Intel Westmere微架構(gòu)。

 Intel的微處理器架構(gòu)路線圖，從 NetBurst 以及 P6 至 Skylake

免責(zé)聲明：以上內(nèi)容版權(quán)歸原作者所有，如有侵犯您的原創(chuàng)版權(quán)請告知，我們將盡快刪除相關(guān)內(nèi)容。感謝每一位辛勤著寫的作者，感謝每一位的分享。